### 19 日本国特許庁 (JP)

⑩特許出願公開

## ⑩ 公開特許公報(A)

昭59-80970

⑤ Int. Cl.<sup>3</sup>H 01 L 29/78// H 01 L 29/60

識別記号

庁内整理番号 7377—5 F 7638—5 F 43公開 昭和59年(1984)5月10日

発明の数 1 審査請求 有

(全 3 頁)

極V溝MOS形電界効果トランジスタ

願 昭57-192771

②出 願 昭57(1982)11月1日

⑫発 明 者 山本武

@特

伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

個代 理 人 弁理士 葛野信一

外1名

明 紙 精

1. 発明の名称

V 游 M O S 形電界効果トランシスタ

#### 2. 特許請求の範囲

不純物濃度の低い第1の導電形層に間隔をおいて選択的に形成された第2の導電形層およびこの第2の導電形層内に不純物機度の高い第1の導電形層が形成され、との間隔をおいて形成された両側の第2の導電形層とこの第2の導電形層内に形成された第1の導電形層とで形成されるpn接合の終端が神の内部に解出するようにV形称を形成することを特徴とするV滞MOS形電界効果トランジスタ。

#### 3. 発明の詳細な説明

との発明は高耐圧化するととができるV 神 MOS 形電界効果トランジスタに関するものである。

 第1図は従来のV海MOS形電界効果トランジスタを示す断面図である。回図において、(1)はn-層基板、(2)はn+ドレイン欄、(3)はp層、(4)はn+ 拡散層、(5)はゲート酸化膜、(6)はゲート電板、(7) はソース電極である。との構成による V 辨 M O S 形電界効果トランジスタ(以下 VVMOSFET と記 す)は一般に横形MOSFET(以下LMOSFET と 配す)に比較してオン抵抗が小さく、しかもチツ ブサイズを小さくすることができる利点を持つて いるが、V游の先端に電界が集中するため、高耐 圧のものが得られない。そとで、従来、高い耐圧 を得るため、第2図に示す VVMOSFET が提案さ れた。すなわち、第2図は従来の他のV游MOS 形電界効果トランジスタを示す断面図である。何 図において、(8)は深く形成したp屑である。との 構成による VVMO8FET はn+ドレイン 腐(2)とソー ス電板(7)の間に電圧が印加されたとき、 V 祢の左 右n-屑基板(1) 側に広がる空乏層が比較的低い電圧 で左右につながり、静電的にシールドするために、 以後更に印加電圧が増大してもV酢の先端に電界 が集中するととはなく、高い耐圧を得るととがで きる。

しかしながら、上記構成による従来の VVMOS FETでは V 帯周辺の電界集中を緩和する効果があ るが、深い p 屑の下で電界集中が生じ、高耐圧化の効果が減少する欠点があつた。

したがつて、この発明の目的は局部的な電界集中をなくし、高耐圧化することができる VVMOS FET を提供するものである。

このような目的を達成するため、この発明は不 純物機度の低い第1の導電形層に関隔をおいて選 択的に形成された第2の導電形層かよびこの第2 の導電形層内に不納物機度の高い第1の導電形層 が形成され、間隔をおいて形成された両側の第2 の導電形層とこの第2の導電形層内に形成された 第1の導電形層とで形成されるpn接合の終端が にの内部に露出するようにV形準を形成するもの であり、以下実施例を用いて説明する。

第3図はこの発明に係るVVMOSFET の一実施例を示す概略断面図であり、第4図(a)~第4図(d) は第3図に示すVVMOSFETの製造工程を示す工程別断面図である。同図において、(9)および(10) は p n 接合の終端がV 準の内部に露出するように形成した p 横 および n 拡散 層、(11) は ドレィン質

く、かつ常にほぼ一定の距離を得ることができる。 次に、第4図(d)に示すように、結晶方位に沿つて エッチングを行なつてV神を作る。そして、この V神にゲート酸化膜(5),ゲート電極(6),ソース電 極(7) およびドレイン電極(11)を形成して第3図に 示す構造のVVMOSFETが完成する。

以上詳細に脱明したように、この発明に係るV 被MOS形電界効果トランジスタによれば(1) V 海の 左右に伸びる空乏層が、つながつてV 游先端を静 電的にシールドするうえに、それ以上の電圧増大 による空乏層の伸びはほぼ平坦なものとなり、局 部的な電界集中が生じることはないため、高耐圧 が得やすくなる。(1) チャンネル及しが小さく、か つバラッキも少なくなる。(1) ゲート電極直下の n<sup>-</sup> 層ドレイン領域は DMOSFETに比して薄く、かつ 小さいため、寄生 MOS容量も小さくなるなどの効 果がある。

#### 4. 図面の簡単な説明

第1図および第2図はそれぞれ従来のV滞MO8 形電界効果トランジスタを示す断面図、第3図は 極、(12)は酸化膜、(13)はフォトレジストである。 次に上記構成による VVMO8 FET の製造工程に ついて第4図(a)~第4図(d)を参照して説明する。 まず、第4図(a)に示すようにn-層基板(1)の両面に 拡散によつて深いn+層を形成したのち、上面のn+ 層を研磨によつて除去し、下面の☆層を残して☆ ドレイン層(2)を形成する。次に、 口層基板(1)上を 部分的に酸化膜 SIO2 (12) でマスクしてp型不納 物例えばポロンをイオン注入してp層(9a)を形成 する。次に、第 4 図(b)に示すよりにフォトレジス ト (13) でマスクしてn型不納物例えばAsをイオ ン注入し、n+層 (10a)を形成する。 次に、熱処理 をすると、前配p型不純物およびn型不純物がn<sup>-</sup> 層基板(1)中に拡散して第4図(c)に示すように、p 層(9) および n+層(10) を形成する。 なお、上述した 拡散法はDSA(Diffusion Self Alignment )と呼 ばれる方法で、いわゆる DMOSFET ( または DSA MOSFET)を作る場合によく用いられる方法であ る。この方法を採用することにより、チャンネル: 長Lの基礎となるLo(第4図(c)参照)は非常に短


この発明に係るV 滞 M O 8 形電界効果トランジスタの一実施例を示す概略断面図、第 4 図(a)~第 4 図(d)は第 3 図に示すV 滯 M O 8 形電界効果トランジスタの製造工程を示す工程別断面図である。

(1)・・・・ n<sup>-</sup> 屑基板、(2)・・・・ n<sup>+</sup> ドレイン 欄、(3)・・・・ p 層、(4)・・・・ n<sup>+</sup> 拡散層、ゲー ト酸化膜、(6)・・・・ ゲート電極、(7)・・・・ソ ース電極、(8)・・・・ p 剤、(9)・・・・ p 屑、(10) ・・・・ n<sup>+</sup> 拡散層、(11)・・・・ ドレイン電極、 (12)・・・・ 酸化膜、(13)・・・・ フォトレジス ト。


なお、図中、同一符号は同一または相当部分を 示す。

代理人 萬 野 信 一


第 1 図




第 3 図




第2 図



第4 図(a)








10a







1/1

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-080970

(43)Date of publication of

10.05.1984

application:

(51)Int.CI.

H01L 29/78

// H01L 29/60

(21)Application

57-192771

(71)

MITSUBISHI ELECTRIC CORP

number:

(22)Date of filing:

01.11.1982

Applicant:


(72)Inventor: YAMAMOTO TAKESHI


(54) V-GROOVE MOS TYPE FIELD-EFFECT TRANSISTOR


## (57) Abstract:

PURPOSE: To enable to easily obtain a high withstand voltage, to reduce the channel length and to lessen the irregularity thereof of the titled transistor by a method wherein a V-shape groove is formed in such a manner that the terminal of the P-N junction, to be formd by the second conductive type layer located on both sides leaving an interval and the first conductive type layer, is exposed on the internal part of the groove.

CONSTITUTION: After a deep n+ layer has been formed by diffusion performed on both surfaces of an n-layer substrate 1, the n+ layer on the upper surface is removed by polishing, and an n+ drain layer 2 is formed leaving the n+ layer on the lower surface. Then, a p-layer 9a is formed by ion-implanting p-type impurities such as boron, for example, using an oxide film SiO2 12 as a mask on a part of the n- layer substrate 1. Subsequently, an n+ layer 10 is formed by ion-implanting n type impurities such as As, for example, using a photoresist 13 as a mask, and a p-layer 9 and an n + layer 10 are formed by performing a heat treatment.







Then, a V-groove is formed by performing an etching along the direction of crystallization, and a gate oxide film 5, a gate electrode 6, a source electrode 7 and a drain electrode 11 are formed respectively.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# Copyright (C); 1998,2003 Japan Patent Office